

INFLUÊNCIA DO COMPRIMENTO DE CANAL SOBRE PARÂMETROS ELÉTRICOS EM TRANSISTORES SOI

Vinicius Silva Braga¹, Michelly de Souza
Departamento de Engenharia Elétrica, Centro Universitário FEI
viniciussb16.vsb@gmail.com, michelly@fei.edu.br

Resumo: Este trabalho apresenta um estudo da influência do comprimento de canal sobre parâmetros elétricos de transistores SOI nMOS. Por meio de medidas elétricas da corrente de dreno, foram extraídos parâmetros tais como a mobilidade, coeficientes de degradação, resistência série e tensão de limiar para dois níveis de concentrações de dopantes e diferentes comprimentos de canal.

1. Introdução

A tecnologia SOI tem se mostrado uma importante alternativa para a tecnologia CMOS convencional na fabricação de circuitos integrados. Esta tecnologia consiste em uma fina camada de óxido de silício, isolada do substrato por uma camada dielétrica. O isolamento intrínseco resultante pela presença do óxido enterrado é responsável pela redução dos efeitos parasitários presentes nos transistores convencionais [1].

Com a evolução da tecnologia as dimensões dos transistores tendem a diminuir, e os transistores podem sofrer degradação devido aos efeitos de canal curto, que provoca a redução da tensão de limiar. A tecnologia SOI apresenta diversas vantagens em relação a tecnologia MOS convencional, permitindo a utilização de transistores com comprimentos de canal menores. Além disso, transistores SOI proporcionam redução da área ocupada pelos dispositivos, maior valor de corrente de dreno, diminuição das capacitâncias parasitárias, aumento na mobilidade dos portadores e diminuição dos efeitos de canal curto [1].

Na Figura 1 é apresentado o perfil transversal do transistor SOI nMOS, destacando os terminais de fonte V_S , porta V_{GF} , dreno V_D , substrato V_{GB} , a espessura do óxido de porta t_{oxf} , óxido enterrado t_{oxb} e da camada de silício t_{Si} , assim como as três interfaces Si-SiO₂.




Figura 1 – Perfil transversal transistor SOI nMOS.

Sabe-se que a redução do comprimento de canal em transistores MOS gera maiores valores de corrente, e consequentemente maior transcondutância. Contudo, com a redução de canal a influência da resistência série entre fonte e dreno se torna cada vez mais pronunciada, diminuindo a tensão efetiva no canal e assim afetando os valores da mobilidade. Adicionalmente, os coeficientes de degradação da mobilidade sofrem alteração com a mudança do comprimento de canal.

Neste trabalho é estudada a variação da mobilidade de baixo campo (μ_0), coeficientes de degradação da mobilidade (θ_1 e θ_2), tensão de limiar (V_{TH}) e a resistência série (R_S) de transistores SOI em função do comprimento de canal.

2. Metodologia

Neste trabalho foram utilizados transistores SOI MOSFETs fabricados de acordo com o processo da UCLouvain (Bélgica) com as seguintes características: espessura do óxido de porta $t_{oxf} = 31$ nm, óxido enterrado $t_{oxb} = 390$ nm, camada de silício $t_{Si} = 80$ nm, alta concentração de dopantes $N_{A,HD} = 5,6 \times 10^{16}$ cm⁻³, baixa concentração de dopantes $N_{A,LD} = 10^{15}$ cm⁻³ [5] e largura de canal $W = 20$ μ m. Para alta concentração de dopantes o comprimento de canal foi variado entre $L = 0,75$ μ m a $L = 10$ μ m e para baixa concentração de dopantes o comprimento de canal foi variado entre $L = 1$ μ m a $L = 10$ μ m.

Todos os transistores foram medidos utilizando o Microprovador *Cascade Microtech REL 3600* e o analisador de parâmetros de semicondutores *Keithley 4200-SCS*, disponíveis no Laboratório de Microeletrônica da FEI. Foram obtidas as curvas de corrente de dreno em função da tensão de porta com $V_{DS} = 50$ mV. Utilizando as curvas medidas, foram extraídos os valores de mobilidade de baixo campo (μ_0) utilizando o método da transcondutância máxima [2] e o método *Y-Function* [3]. Este segundo método foi também utilizado para extrair os coeficientes de degradação da mobilidade θ_1 e θ_2 e a tensão de limiar V_{TH} . Para a extração da resistência série R_S serão utilizados o método proposto por Dixit [5] e o método da curva $R_{tot} \times L$ [2], de onde também pode ser extraído o valor do comprimento de canal efetivo L_{ef} .

3. Resultados e Discussões

A Figura 2 apresenta as curvas de corrente de dreno (I_D) e transcondutância (g_m) em função da tensão de porta (V_{GS}) medidas para transistores com alta e baixa dopagem, respectivamente. Pode-se notar que a redução de L promove o aumento proporcional de I_D .




Figura 2 – Curva I_D e $g_m \times V_{GS}$ para $N_{A,HD}$ (A) e $N_{A,LD}$ (B).

A Figura 3 apresenta a tensão de limiar (V_{TH}) em função do comprimento de canal (L) para as duas concentrações de dopantes. Pode-se notar que quanto maior a concentração de dopantes, maior o V_{TH} para um dado L . Nota-se também a ocorrência de efeito de canal curto, através da redução de V_{TH} com a redução de L , para os dois níveis de dopantes [2].




Figura 3 – Curva V_{TH} – L para $N_{A,HD}$ e $N_{A,LD}$.

A mobilidade (μ_0) dos elétrons, resultante dos dois métodos utilizados, é apresentada em função de L na Figura 4. Nota-se que os dois métodos apresentam a mesma tendência: um aumento de μ_0 com a redução de L . A redução de N_A promove o aumento de μ_0 . O método Y-Function resultou em valores cerca de 10 a 40% maiores de μ_0 , pois suprime os efeitos de R_S , por meio da derivada, incluindo este efeito no parâmetro do θ_1 [3], enquanto o método da segunda derivada, negligencia este efeito.




Figura 4 – Curvas $\mu_0 \times L$ para $N_{A,HD}$ (A) e $N_{A,LD}$ (B).

O coeficiente de degradação θ_1 tende a causar uma elevada degradação da mobilidade para comprimentos de canais curtos, diminui com o aumento do L , como pode ser visto nos resultados apresentados na Figura 5. Além disso, o aumento de L reduz a degradação da mobilidade, e os valores negativos de θ_2 agem de modo a atenuar a degradação representada por θ_1 , principalmente para altos valores de tensão de porta.




Figura 5 – Curvas θ_1 – L (A) e θ_2 – L (B) para $N_{A,HD} = 5,6 \times 10^{16}$ e $N_{A,LD} = 10^{15} \text{ cm}^{-3}$.

Na Figura 6 é apresentada a resistência série extraída pelo método proposto por Dixit [5]. Pode-se observar um aumento de R_S com o aumento de L para as duas concentrações de dopantes. Por outro lado, o método de extração apresentado em [2], onde R_S é extraído a partir de curvas da resistência em função de L para diferentes comprimentos de canal, permite a extração de um único valor de R_S , independente de L . Usando este método, foram obtidos os valores de 109 e 90 Ω para alta e baixa concentração de dopantes, respectivamente. Através do método proposto em [5], as curvas apresentam uma tendência linear com L . Para L de 1 μm foram obtidos valores de 293 e 300 Ω para alta e baixa dopagem, respectivamente, sendo maiores em relação ao método [2].




Figura 6 – Curvas R_S – L para $N_{A,HD} = 5,6 \times 10^{16}$ e $N_{A,LD} = 10^{15} \text{ cm}^{-3}$

4. Conclusões

Neste trabalho foram extraídos os valores de tensão de limiar, mobilidade, degradação de mobilidade e resistência série de transistores SOI MOS com duas concentrações de dopantes. Foi observada uma diferença entre resultados, dependendo dos métodos de extração utilizados. O método da transcondutância máxima ignora a resistência série, atribuindo a redução da corrente à uma redução da mobilidade, para transistores mais curtos, enquanto o método Y-Function resulta em valores maiores de mobilidade. Em transistores de canal curto a mobilidade sofre alta degradação, mas com o aumento de L o coeficiente θ_2 aumenta seu valor em módulo atenuando a degradação causada por θ_1 . A tensão de limiar apresentou redução devido aos efeitos de canal curto.

5. Referências

- [1] Colinge, J.P. Silicon-On-Insulator Technology: Materials to VLSI. 3rd Ed. Kluwer Academic Publishers, 2004.
- [2] J. A, Martino et I. Caracterização Elétrica de Tecnologia e Dispositivos MOS. 3. ed.: Thomson Learning, 2003.
- [3] J.-B. Henry et al, New Y-function based MOSFET parameter extraction method from weak to strong inversion range, SSE, v.123, pp.84-88, 2016.
- [4] A. Dixit, et al. Analysis of the parasitic S/D resistance in multiple-gate FETs, IEEE TED, vol. 52, n. 6, pp. 1132–1140, 2005.
- [5] D. Flandre, et al. Solid-State Electronics, 45, p. 451, 2001.

¹ Aluno de IC do Centro Universitário FEI. Projeto com vigência de 10/19 a 09/20.